PPM脉冲位置调制相关原理，实现方法，资料，文章，论文！
论文提案
一.概述
随着数字通信技术的发展，数字化已经成为信息通信技术发展的必然趋势，也是信息社会的基础。数字通信的基带传输方式是数字通信最基本的传输方式，如通过中继方式远距离直接传输pcm信号，通过双绞线在局域网内传输计算机数据等。这种不使用载波调制解调器设备或器件直接传输基带信号的系统称为基带传输系统。对于整个基带系统来说，基带信号的产生、复用和编码以及接收端对基带信号的处理是非常重要的。脉冲调制是数字基带系统中一种重要的调制传输方式。将数字序列转换成脉冲序列有三种基本方法:改变脉冲的幅度、位置和周期。相应的调制方法称为脉冲幅度调制、脉冲位置调制和脉冲持续时间调制。其中，脉冲位置调制(PPM)是一种利用脉冲的相对位置来传输信息的调制方式，最早由Pierce JR提出并应用于空间通信。在光通信中，这种调制方式可以用最小的平均光功率达到最高的数据传输速率。PPM的优点是只需要根据数据符号控制脉冲位置，不需要控制脉冲幅度和极性，便于实现调制解调，复杂度低。PPM特别适用于潜艇通信、本地计算机红外通信等需要低平均功率传输信息的场合。PPM信号调制广泛应用于光通信、超宽带移动通信等现代通信前沿技术领域。PPM信号的调制和接收对通信系统的性能起着至关重要的作用。
目前，利用EDA工具和可编程器件，通过设计芯片来实现系统功能的基于芯片的设计方法正逐渐取代传统的设计方法。现场可编程门阵列(FPGA)是在复杂可编程逻辑器件(CPLD)基础上发展起来的一种新型高性能可编程逻辑器件。它可以完成极其复杂的时序和组合逻辑电路功能，适用于高速高密度高端数字逻辑电路设计领域。它具有规模大、开发过程投资小、可重复编程擦除、开发工具智能化、功能强大等特点，满足了可编程逻辑器件发展的需要。
与传统的实现方法相比，在FPGA上实现的PPM调制解调系统提高了PPM调制解调系统的设计效率和工作效率。
二、研究内容
整个设计过程的主要内容是用VHDL语言编程在FPGA上实现一个PPM基带系统，可以实现PPM信号产生和PPM信号解调的功能。本文主要利用Quartus II工具软件编写VHDL程序实现PPM基带系统，并下载程序在可编程逻辑器件实验板上进行测试。
PPM的原理是将一段时间分成m等份，每等份称为一个时隙，在一帧时间内的一个时隙发出一个脉冲。这个帧时间是一个PPM信号，它包括m个时隙和一个保护时间。设一帧的传输时间为t，则信息传输速率为bit/s。
PPM调制解调系统的主要功能是:对输入的数字信号进行调制，得到窄脉冲PPM信号，在信道上传输；接收器解调接收的PPM信号以恢复数字信号。
PPM调制实际上是对输出脉冲进行计数的过程。时隙分频器的分频比由脉宽控制信号控制，帧分频器对时隙信号进行计数。当计数值与调制数据比较时，当它们相等时输出脉冲，当计数值等于调制数时输出帧信号。输出PPM脉冲信号和帧信号通过输出模块输出到解调器。同时，时隙信号也被输出到解调器。PPM解调器对时隙信号进行计数，并在PPM脉冲出现时输出计数值。帧信号的作用是清除计数器。输出模块输出解调后的数据。
三、实现方法和预期目标
PPM调制解调系统在设计过程中的模型结构如图1所示。该系统主要包括两部分:调制部分:串并转换、二进制分频器、比较器和窄脉冲整形器；解调部分:整形电路、时钟提取电路、脉冲位置检测电路和解码器。
图1 PPM调制解调系统原理结构
图1中的串/并转换器相当于一个二进制加法器。设输入信号为A，两位输出信号为o1和o2。A和A相加的功能见表1。
表1串/并转换菜单
a
o1
氧气
1
1
图1中的二进制分频器是一个4位分频器，输出高低二进制信号。比较器用于比较分频器输出的高位和加法器输出的高位，以及分频器输出的低位和加法器输出的低位。当它们相同时，输出“1”，否则为“0”。由于分频器的2位输出对应四个状态(00，01，10，11)，所以每个状态都是顺序输出的，即不同的状态对应不同的时间位置，而串并转换器输出两个状态，串并转换器输出的两个状态(00，10)与四个状态(00，01，1)中的两个相同脉冲的起始位置根据信号代码的电平而变化。以这种方式，可以获得取决于信号码电平的具有不同输出脉冲起始位置的输出信息。脉冲整形器通过D触发器将比较器的输出信号延迟一个时钟周期，并与比较器的输出信号反相，以获得窄脉冲PPM信号。解调部分:整形电路由D触发器和反相器组成，作用是对接收到的PPM信号进行整形。脉冲位置检测的作用是将信号反相，计数高电平的时钟，检测信号01变换的位置。然后将最长脉冲和检测到的最短脉冲相加，得到信号真正跳变的位置信息。最后，解码器将数据信号的高低电平跳变信息转换成电平变化的数据信号。
设计过程中最重要的是各部分之间的连接设计。其中，很难写出各个部件的程序，实现整形电路，防止信号出现毛刺。因为PPM调制的主要原理比较简单，所以重点是编程和系统实现。
整个设计过程的软件环境是Altera公司的Quartus。二软件。程序是用VHDL语言编写的。Altera？夸特斯？II设计软件提供了完整的多平台设计环境，可以直接满足特定的设计需求，为可编程芯片系统(SOPC)提供了全面的设计环境。Quartus软件包是MAX+plusⅱ的升级版，是Altera公司的第四代开发软件。Quartus提供了方便的设计输入模式、快速的编译和直观的设备编程。
参考
【1】现实科技。CPLD/FPGA应用开发技术与工程实践。北京:人民邮电出版社，2005
[2]任等.基于FPGA的嵌入式系统设计.Xi安:西安电子科技大学出版社，2004。
[3]傅永清。VHDL语言及其应用。北京:高等教育出版社，2005
[4]北京百科融创科技有限公司SOPC实验指导书。北京:2005年
基于CPLD/FPGA的数字通信系统建模与设计。北京:电子工业出版社，2005
[6]一特科技。CPLD/FPGA。应用系统设计和产品开发。北京:人民邮电出版社
[7][意大利]玛丽亚-加布里埃拉·迪贝内代托·格雷诺·吉安科拉。超宽带无线电基础。北京:电子工业出版社，2005