圆形水晶的制造工艺
(1)薄膜的沉积方法根据用途不同而不同，厚度通常小于1 μm。有各种膜，例如绝缘膜、半导体膜和金属膜。薄膜的沉积方法主要有CVD(化学气相沉积(CVD) PVD(物理气相沉积(PVD)。CVD方法包括外延生长、HCVD、PECVD等。PVD包括溅射法和真空蒸发法。一般来说，PVD气温低，不存在有毒气体问题；CVD的温度较高，需要达到1000 oC以上才能离解气体产生化学作用。PVD沉积在材料表面的附着力比化学气相沉积差。PVD适用于光电行业，而金属导电膜多采用半导体工艺中的PVD沉积，其他绝缘膜多采用要求严格的CVD技术沉积。PVD涂层的硬质薄膜具有强度高、耐腐蚀的特点。
(2)真空蒸发沉积是一种常用的成膜方法，利用电阻加热或感应加热或电子束加热将原料蒸发沉积在基底上。被蒸发的原料分子(或原子)的平均自由程长度小于10 -4 Pa，达到几十米，所以在真空中可以不与其他分子碰撞直接到达衬底。到达衬底的原料分子没有表面运动的能量，立即凝结在衬底表面。因此，当通过真空蒸发在阶梯表面上沉积薄膜时，表面覆盖度(覆盖率)通常不理想。然而，如果Crambo可以被抽空到超高真空(
(3)溅射沉积所谓溅射，是利用高速粒子(如氩离子)撞击固体表面，敲出固体表面的原子，并利用这一现象形成薄膜的技术，即等离子体中的离子加速撞击原料靶，被撞击的靶原子沉积在对面的基片表面形成薄膜。与真空蒸发法相比，溅射法具有以下特点:台阶部分覆盖性好，可以形成大面积的均匀薄膜。所形成的膜可以获得与复合靶成分相同的膜、绝缘膜和高熔点材料的膜，并且所形成的膜与下层材料具有良好的粘附性能。因此，电极和用于布线的铝合金(Al-Si，Al-Si-Cu)都是通过溅射形成的。最常用的溅射法是在平行板电极上间接施加一个高频(13.56MHz)电源，使氩气电离(压强为1Pa)，从靶材溅射出来的原子沉积在另一个电极上放置的基片上。为了提高成膜速度，通常采用磁场来增加离子的密度。这种装置叫磁控溅射仪，利用高压释放惰性氩气，然后通过加速阴极电场吸引带正电荷的离子，在阴极击中靶材，然后将待镀物体沉积在基片上。一般加入磁场来增加电子的自由程，可以增加气体的解离速率。如果目标是金属，可以使用DC电场。如果是非金属，由于靶材表面正电荷的积累，正离子无法继续吸引正离子，所以改成射频电场就可以解决问题(因为场的振荡频率变化太快，正离子跟不上变化，射频到位出现阴极效应)。在计算机领域有一个众所周知的“摩尔定律”，是英特尔公司的创始人之一戈登·摩尔在1965年总结内存芯片的成长规律时使用的一份手稿(据说他当时正在准备一篇演讲稿)。
摩尔定律通常被那些消息灵通人士引用为:“每平方英寸硅片上的晶体管数量每65438+2月翻一番。”以下是摩尔在1965的报纸上引用的图片:
摩尔在报纸上引用的数字1965。
该图显示，晶体管密度每12个月翻一番，然而，这一方面并没有在摩尔的短论文中充分讨论。摩尔发表那篇论文的初衷是为了讨论如何合理地降低晶体管的体尺寸和集成电路的制造成本。更重要的是，他知道这种尺寸的减小将带来巨大的意义:未来的集成电路将会更便宜，功能更多，可以集成的晶体管越多，从而使电子产品更便宜，更受欢迎，最终将对人类的生活和工作产生巨大的影响。
摩尔定律中提到，降低成本是集成电路最大的吸引力之一，而且随着技术的发展，集成度越高，低成本的优势越明显。对于一个简单的电路，每个元件的成本与电路中包含的晶体管数量成反比。但同时，随着集成度的提高，电路的复杂度也会增加，制造成本也会增加。当然，需要注意的是，摩尔的原著只有四页，而现在文章长了很多。这是因为“摩尔定律”这个名称并不是很严格，因为它实际上并不是一个科学或自然的定律，最多只是一个描述半导体生产技术不断进步带来的指数级增长的独特发展规律的定律。
那么摩尔所说的“最小组件成本的复杂性”是什么意思呢？制造缺陷、制造成本和集成之间有什么关系？让我们按照作者的本意改写一下众所周知的“晶体管倍增定律”:一个集成电路芯片中，使每个晶体管转换后的制造成本最小化所包含的晶体管数量，每年都会翻倍。
经过这样的改写，摩尔定律可能更接近摩尔先生的本意。然而，仍然很难准确地表达每个元件的成本降低与集成度增加所导致的集成电路制造成本之间的互动关系。所以下面我们就详细说明一下，让大家更透彻的理解摩尔定律的本质。大部分读者已经知道每个芯片都是从硅片上切割下来的，所以我们就从芯片的生产工艺来讨论。下图是一个集成芯片的硅片。(右边的硅晶片是用于0.13微米工艺P4的硅晶片。)
通过使用化学和电路光刻技术，晶体管被蚀刻到硅晶片上。一旦蚀刻完成，单个芯片被一片一片地从晶片上切下。
在硅片的示意图中，标有黄点的地方说明这个地方存在一定的缺陷，或者说刻蚀到硅片中的晶体管起不到任何作用。这一切都是制造工艺限制造成的，任何存在上述问题的芯片都会因为无法正常工作而报废。上图中，一块硅片上蚀刻了16个晶体管，但其中4个有缺陷，所以我们不得不报废16个芯片中的4个(也就是这块硅片的1/4)。如果这个硅片代表了我们生产过程中生产的所有硅片，那就意味着我们的废品率是1/4，这会导致制造成本的增加。
我们有两种方法可以降低晶体管的废品率，提高目前75%的良品率，而不需要对目前的制造工艺进行实质性的改进。一个是改进我们的生产工艺，优化加工工艺，降低每个硅片上的晶圆缺陷密度。但是在讨论如何降低坏点密度之前，我觉得还是应该花一点时间让大家了解一下半导体的两个基本生产参数——硅片尺寸和刻蚀尺寸。
当一家半导体厂商新建芯片生产工厂时，你通常会看到它在相关材料的使用上使用了这两个数字:硅片尺寸和特征尺寸。硅片尺寸是半导体生产中使用的硅片的直径值。一般来说，一套特定的硅片生产设备生产的硅片尺寸是固定的，因为改造原有设备生产新尺寸硅片的成本是相当惊人的，这些费用几乎可以新建一个生产工厂。所以不能随意增加晶圆尺寸。
你可能会想象硅片尺寸越大越好，这样每个晶圆可以生产更多的芯片。但是硅片有一个特性，限制了厂商随意增加硅片的尺寸，即离晶圆中心越远，越容易在晶圆生产过程中出现坏点。因此，从硅晶片的中心到外部，不良点的数量呈上升趋势。半导体制造商总是试图控制最大晶片上坏点的数量。比如8086 CPU制造中使用的晶圆尺寸原本是50mm，现在英特尔已经开始使用300mm硅片生产厂生产新一代处理器。
至于蚀刻尺寸，它是制造设备能够在硅片上蚀刻的最小尺寸。所以当你听到P4采用0.13微米的工艺，就意味着奔腾4最小的晶体管尺寸可以做到0.13微米那么大，也就意味着这家工厂在晶圆上可以刻蚀的最小晶体管尺寸是0.13微米。你通常会看到术语“蚀刻尺寸”和“晶体管尺寸”可以互换使用，因为集成电路上最重要的特征是晶体管。
8086的刻蚀尺寸为3u，奔腾的刻蚀尺寸为0.8u，奔腾4目前的刻蚀尺寸为0.13u，而英特尔目前在建的硅片工厂可以刻蚀出0.09u的刻蚀尺寸，和硅片的尺寸一样，刻蚀尺寸是固定的，所有的硅片厂商都是按照一定的具体刻蚀尺寸生产芯片。虽然在本文中我们会更多的谈到蚀刻尺寸，但是现在我们要指出的是，它是一个固定的参数，不会经常变化。接下来，我们将通过一个简单的例子来更详细地解释硅片尺寸和蚀刻尺寸。