跪求(集成电路芯片封装技术的发展前景)

来源:微电子封装技术

随着汽车电子器件和其他消费电子产品的快速发展，微电子封装技术面临着电子产品“高性价比、高可靠性、多功能、小型化、低成本”发展趋势带来的挑战和机遇。QFP(四方扁平封装)和TQFP(塑封四方扁平封装)作为表面贴装技术(SMT)的主流封装形式，一直受到业界的青睐，但当它们在0.3mm引脚间距的限制下封装、贴装和焊接更多带I/O引脚的VLSI时，却遇到了难以克服的困难，尤其是在量产的情况下，良率会大幅下降。于是，以面阵和球形凸点为I/O的BGA(球栅阵列)应运而生，进而发展为chipscalpackage(CSP)技术。采用新的CSP技术，可以保证VLSI在高性能、高可靠性的前提下，实现最小的封装尺寸(接近裸芯片尺寸)，但相对成本更低，因此符合电子产品小型化的发展趋势，是市场上极具竞争力的高密度封装形式。

CSP技术的出现是基于裸片贴装的先进封装技术的发展，如多芯片组件(MCM)和直接芯片贴装(DCA)，注入了新的活力，拓宽了高性能、高密度封装的研发思路。当MCM技术面临裸芯片难以储运、测试、老化筛选等问题时，CSP技术让这种高密度封装设计浮出水面。

2CSP技术的特点和分类

2.1CSP的特性

根据J-STD-012标准的定义，CSP是指封装尺寸不超过裸芯片[1]的1.2倍的高级封装形式。CSP实际上是在原有芯片封装技术尤其是BGA小型化的过程中形成的。有人称之为μBGA(微球栅阵列，现在只归类为CSP的一种形式)，所以自然具有BGA封装技术的诸多优点。

(1)封装尺寸小，可以满足高密度封装的要求。CSP是目前最小的VLSI封装之一。具有相同引脚数(I/O)的CSP封装与QFP和BGA封装的比较见表1[2]。

从表1可以看出，封装引脚多的CSP比传统封装形式小很多，容易实现高密度封装。随着集成电路规模的不断扩大，竞争优势非常明显，引起了集成电路制造业的重视。

一般CSP的封装面积小于间距为0.5mm的QFP的1/10，只有BGA的1/3 ~ 1/10[3]。在各种相同尺寸的芯片封装中，CSP可以容纳的引脚数最多，适合多引脚封装，甚至可以应用于I/O数超过2000的高性能芯片。例如，引脚间距为0.5毫米、封装尺寸为40×40的QFP最多有304个引脚。要增加引脚数量，只能缩小引脚间距，但QFP在传统工艺条件下很难突破0.3mm的技术极限。与CSP相比，BGA封装有600~1000个管脚，但值得注意的是，在相同管脚数的情况下，CSP要比BGA容易组装得多。

(2)电性能优异的CSP内部布线长度(仅为0.8~1.0mm)比QFP或BGA [4]短得多，寄生引线电容(

(3)易于测试、筛选和老化。MCM技术是目前最高效、最先进的高密度封装之一。其核心技术是安装裸芯片，具有内部芯片封装无延迟、组件封装密度大幅提升的优点，因此未来市场看好。但其裸片的测试、筛选、老化等问题至今没有解决，难以获得合格的裸片，导致良率相当低，制造成本高[4]；而CSP则可以全方位的老化、筛选、测试，操作、修片方便，可以获得真正的KGD芯片。目前安装CSP代替裸芯片势在必行。

(4)散热性能优异CSP封装通过锡球与PCB连接，芯片工作时产生的热量由于接触面积大，容易传导到PCB并散发出去；在传统的TSOP (Thin Small Profile Package)方法中，芯片通过引脚焊接到pcb上，焊点与PCB的接触面积较小，芯片向PCB散热相对困难。测试结果表明，传导散热可占80%以上。

同时CSP芯片正面朝下安装，可以从背面散热，散热效果好。10mm×10mmCSP的热阻为35℃/W，TSOP、QFP可达40℃/w，CSP热阻可降至4.2，QFP为11.8[3]。

(5)无需填写包装。在大多数CSP封装中，凸点和热塑性胶的弹性很好，不会因为晶圆和基板的热膨胀系数不同而产生应力，因此不需要进行底部填充，节省了填充时间和填充成本[5]，这是传统SMT封装无法做到的。

(6)制造工艺和设备的兼容性好。CSP与现有的SMT工艺和基础设备有很好的兼容性，引脚间距完全符合目前使用的SMT标准(0.5~1mm)。不需要专门设计PCB，组装简单。因此，可以利用现有的半导体加工设备和组装技术来组织生产。

2.2 CSP的基本结构和分类

CSP的结构主要由IC芯片、互连层、焊球(或凸点、焊柱)和保护层四部分组成。互连层是CSP封装的关键部件，通过自动卷带(TAB)、引线键合(WB)、倒装芯片(FC)等方式实现芯片与焊球(或凸点、焊柱)的内部连接。CSP的典型结构如图1所示[6]。

目前，全球有50多家IC制造商生产各种结构的CSP产品。根据目前各厂商的发展情况，CSP封装可以分为以下五大类[7，3]:

(1)柔性电路封装这种由美国Tessera公司开发的CSP封装的基本结构如图2所示。主要由IC芯片、载带(柔性体)、粘合层和凸点(铜/镍)组成。载带由聚酰亚胺和铜箔组成。其主要特点是结构简单、可靠性高、安装方便，可利用原有TAB(TapeAutomatedBonding)设备进行焊接。

(2)刚性基板Interposer封装这种由日本东芝公司开发的CSP封装实际上是一种薄型陶瓷基板封装，其基本结构如图3所示。它主要由芯片、氧化铝(Al2O3)基板、铜(Au)凸块和树脂组成。由倒装焊、树脂填充、印刷三个步骤完成。其封装效率(芯片与基板面积之比)可达75%，是同尺寸TQFP的2.5倍。

(3)引线框架CSP封装日本富士通公司开发的这种CSP封装的基本结构如图4所示。分为Tape-LOC和MF-LOC。

在两种形式中，芯片安装在引线框架上，引线框架作为外部引脚，不需要制作焊料凸点，芯片可以与外部互联。它通常分为两种形式:磁带锁定和MF锁定。

(4)圆片级封装ChipScale公司开发的圆片级封装如图5所示。晶圆的前道工艺完成后，直接用半导体工艺封装晶圆，通过划片沟槽构建外围互连，然后切割分离成单个器件。WLP主要包括两项关键技术，即再分布技术和凸点制造技术。它具有以下特点:①相当于裸模大小的小部件(最后一道工序切割成块)；(2)单位晶片的加工成本(晶片成本率同步成本)；③加工精度高(由于晶圆的平面度和精度稳定性)。

(5)微小模具CSP三菱电机公司开发的CSP结构如图6所示。主要由IC芯片、模压树脂和凸点组成。芯片上的焊盘通过芯片上的金属布线与凸点互连，整个芯片浇铸在树脂上，只留下外部触点。这种结构可以实现非常高的管脚数，有利于提高芯片的电气性能，减小封装尺寸，提高可靠性，完全可以满足存储器、高频器件和逻辑器件的高I/O要求。同时由于没有引线框和焊线，体积特别小，提高了封装效率。

除了上面列举的五类封装结构，还有很多符合CSP定义的封装结构，比如μBGA、land array CSP、stacked CSP(一种多芯片立体封装)。

3CSP封装技术展望

3.1有待进一步研究和解决的问题

虽然CSP有很多优点，但是作为一种新的封装技术，还是不可避免的存在一些不完善的地方。

(1)标准化每个公司都有自己的发展战略，任何新技术都会有标准化不足的问题。特别是当不同形式的CSP集成到成熟产品中时，标准化是一个很大的障碍[8]。比如不同尺寸的芯片，目前正在开发的CSP形式有很多，所以组装厂商需要有插座、载体等不同的基础材料来支撑。由于器件种类繁多，对材料要求多样，技术灵活性很差。此外，缺乏统一的可靠性数据也是一个突出问题。为了获得CSP的市场准入，制造商必须尽快提供可靠性数据以制定相应的标准。CSP急需标准化，设计者希望封装有一个统一的规格，而不是单独设计。为了实现这一目标，必须对器件的外部尺寸、电特性参数和引脚面积进行标准化，只有采用全球封装标准，其效果才是最佳的[9]。

(2)可靠性可靠性测试已经成为微电子产品设计和制造的重要环节。CSP常用于VLSI芯片的制备，修复成本比低端QFP高，而且CSP的系统可靠性比传统SMT封装更敏感，所以可靠性问题很重要。虽然汽车和工业电子产品对封装的要求不高，但如果要适应恶劣的环境，比如在高温高湿下工作，可靠性是一个主要问题。此外，随着新材料和新工艺的应用，传统的可靠性定义、标准和质量保证体系已不能完全适用于CSP的开发和制造，需要新的、系统的方法来保证CSP的质量和可靠性，如可靠性设计、过程控制、特殊环境下的加速试验、可靠性分析和预测等。

可以说，可靠性问题的有效解决将是CSP [10，11]成功的关键。

(3)成本和价格永远是影响产品(尤其是低端产品)市场竞争力最敏感的因素之一。虽然从长远来看，更小、更薄、性价比更高的CSP封装每年的成本下降幅度会比其他封装更大，但短期内克服这一障碍仍然是一个很大的挑战[10]。

目前CSP的价格比较高。高密度光学板的可用性、隐藏焊点的测试难度(借助x光机)、修复技术的不熟悉、生产批量的大小以及涉及局部修改的问题都影响着产品的系统级价格，高于常规BGA器件或TSOP/TSSOP/SSOP/SSOP器件。但随着技术的发展和设备的完善，价格还会继续下降。目前，许多制造商正在积极采取措施降低CSP价格，以满足日益增长的市场需求。

随着便携产品的小型化、OEM厂商组装能力的提高和硅片工艺成本的不断下降，圆片级CSP封装在圆片上进行，因此在成本上具有很强的竞争力，是最具价格竞争力的CSP封装形式，最终将成为性价比最高的封装。

此外，还有一系列关于如何与CSP匹配的问题，如细间距、多针PWB微孔板技术和设备的开发、CSP在板上的通用安装技术[12]，这些也是CSP厂商目前急需解决的问题。

3.2光热发电的未来发展趋势

(1)技术向终端产品尺寸发展的趋势将影响便携产品市场，也将推动CSP市场。为了给用户提供最高性能和最小尺寸的产品，CSP是最好的封装形式。顺应电子产品小型化的趋势，ic厂商致力于开发0.3mm甚至更小的CSP产品，尤其是尽可能多的I/O数。根据美国半导体工业协会的预测，目前CSP的最小间距相当于2010的BGA级(0.50mm)，而2010的CSP最小间距相当于目前的倒装芯片级(0.25mm)。

由于现有封装形式的优势各有千秋，实现各种封装的优势互补和资源的有效整合，是提高IC产品性能的快速低成本途径。例如，SMT、DCA、BGA和CSP封装形式(如EPOC技术)根据需要同时包含在同一个PWB中。目前这种混合技术正在受到重视，国外一些结构正在对其进行深入研究。

追求高性价比是圆片级CSP广泛应用的驱动力。近年来，WLP封装以其寄生参数小、性能高、尺寸更小(接近芯片本身尺寸)、成本不断降低等优势，越来越受到业界的重视。WLP从晶圆到器件开始，整个过程一起完成，可以利用现有的标准SMT设备优化生产计划和生产组织。硅加工工艺和封装测试可以在硅片生产线上进行，无需将硅片送到其他地方进行封装测试；测试可以在切割CSP封装产品之前一次性完成，节省了测试费用。总之，WLP已经成为未来光热发电的主流[13~15]。

(2)应用领域CSP封装有很多TSOP和BGA封装无法比拟的优势，代表了微型封装技术的发展方向。一方面，CSP将继续巩固在存储器(如闪存、SRAM、高速DRAM)中的应用，成为高性能存储器封装的主流；另一方面，它将逐步开拓新的应用领域，特别是在网络、数字信号处理器(DSP)、混合信号和射频、专用集成电路(ASIC)、微控制器、电子显示屏等领域。比如在数字技术的驱动下，便携式产品厂商正在拓展CSP在DSP中的应用，美国TI公司生产的CSP封装DSP产品目前已经达到90%以上。

此外，CSP在无源器件中的应用也正在受到关注。研究表明，由于焊接连接数量的减少，CSP封装尺寸大大减小，可靠性明显提高。

(3)市场预测CSP技术刚成型时产量很小，1998才进入量产。但是，近两年的发展势头今非昔比。2002年销售收入达到65，438+0.95亿美元，约占集成电路市场的5%。国外权威机构“ElectronicTrendPublications”预测，2004年全球市场对CSP的需求将达到6481亿片，2005年将达到8871亿片，2006年将达到10373亿片，预计将增长到65.438+026.50008080806，特别是在存储器方面，应用更快，预计年增长率为