CPU的JTAG端口是什么？

JTAG(联合测试行动小组)联合测试工作组。它是一个标准的测试协议，主要用于芯片的内部测试。兼容IEEE 1149.1协议，很多先进的芯片都有这个协议，比如FPGA和DSP。

JTAG端口起初只用于测试芯片内部。它的原理是在设备内部定义一个叫TAP(测试接入端口)的测试接入端口，然后用专门的工具对内部进行测试。现在，芯片内部的所有组件都可以通过JTAG进行编程和控制。

下面我们来介绍一下JTAG端口的接口定义！

JTAG港有很多封装，比如10引脚，14引脚，20引脚。虽然插针的数量和排序不同，但都是一样的！

在IEEE 1149.5438+0标准中，以下要求是强制性的:

1，TCK(测试时钟输入)-JTAG端口时钟引脚

测试时钟输入引脚为TAP操作提供独立的基本时钟信号，所有TAP操作都由该时钟信号驱动。

2.TMS(测试模式选择输入)-测试模式选择输入引脚。

TMS信号可以控制TAP在不同状态之间切换，该信号在TCK的上升沿有效。

3.TDI(测试数据输入)-测试数据输入引脚

TDI是串行输入接口，用于将所有数据输入特定寄存器。

4.TDO(测试数据输出)-测试数据输出引脚。

TDO是一个接口，用于串行输出从特定寄存器输出的所有数据。

5.(VTREF) -接口信号电平

接口信号电平可用于确定ARM的JTAG接口所使用的逻辑电平。

IEEE1149.1标准中的可选要求如下:

1，TRST(测试复位输入)-测试复位输入引脚

TRST信号可以执行与TMS相同的功能，即用于重置(初始化)TAPController。

2.RTCK(返回测试时钟)-反馈测试时钟。

此引脚用于同步TCK信号。目标端反馈给模拟器的时钟信号不使用时直接接地。

3.nSRST(系统复位)-时钟复位信号的反馈引脚。

该引脚可以检测目标系统的复位，也可以连接目标板上的系统复位信号，直接复位目标系统。建议在目标端增加一个合适的上拉电阻，防止误触发。

4.用户自定义输入

该引脚可以连接到目标机的一个IO上，接受上位机的控制。

5.用户输出-用户定义的输出。

该引脚可以连接到目标机的一个IO，向上位机反馈状态。

事实上，这些可选引脚一般不使用。在实际应用中，20线等口的出现主要是为了增加地线，减少JTAG的干扰。